

ニュース リリース

ビラージロジック社製 45nm および 28nm 用 SiWare™ メモリ・コンパイラがカリプト社製 PowerPro® MG をサポート

*メモリ・コンパイラが、オンチップ・メモリの電力最適化を
全自動化するために PowerPro MG ビューを自動生成*

カリフォルニア州サンタクララ市ー2010年2月1日ーシーケンシャル・アナリ

シス技術のリーダーであるカリプト・デザイン・システムズ社 (www.calypto.com) は、本日、ビラージロジック社の 45nm と 28nm プロセス用 SiWare™メモリ・コンパイラが、SoC のオンチップ・メモリの消費電力を削減する PowerPro® MG 向けにメモリ電力最適化モデルを自動的に生成できるようになったと発表しました。このサポートは、SoC オンチップ・メモリの消費電力を劇的に削減するために両社が緊密で、継続的な協力のもとに開発を行ってきた結果です。設計者は PowerPro MG を使用してダイナミック電力とリーク電力の両方を削減することができ、最適化以前のインプリメンテーションと比較して、最大 80 パーセントのメモリ消費電力を削減します。

「当社はカリプト社と協業し、チップ上のメモリ消費電力節減への機会が最大限得られるようにしました。そのために業界トップのビラージロジック社の SiWare メモリ・コンパイラによって提供される低電力モードの効果を設計者が容易に引き出せるようにしました。」と、ビラージロジック社のマーケティング・セールス担当上席副社長

のブラニ・ブリック(Brani Buric)氏が述べています。「PowerPro MG と当社の SiWare メモリ製品の組合せは、業界で最も優れた全自動ソリューションを提供することができます。これによって、顧客は利用可能な最先端プロセス・ノードで、最も電力効率の高い設計を行うことが可能となります。」

ビラージロジック社は、最適なメモリ構成を実現するために、SoC 設計者が性能、面積、および統計的歩留まり率の間でトレードオフを行う際に必要となるメモリ・モデルを提供します。更に 45nm と 28nm 用の SiWare メモリ・コンパイラの最新版は、PowerPro MG モデルの自動生成をサポートします。これにより、設計チームはメモリのダイナミック消費電力とリーク電力の両方を削減するために、従来の RTL 設計フローの中に PowerPro MG を容易に統合することができます。

「消費電力は今日の SoC 設計において最も考慮すべき点として存在し続けています。そして、オンチップのメモリ消費電力は SoC で消費される電力の最大 70 パーセントにまで達することがあります。」と、カリプト社の最高経営責任者のトム・サンドバル(Tom Sandoval)は述べています。「ビラージロジック社の SiWare メモリ・コンパイラによる PowerPro MG メモリモデルの自動作成は、革新的な会社がお互い協力すれば、SoC 設計者が直面する最も難しい課題のいくつかを解決できることを示した素晴らしい実例です。」

PowerPro MG は、カリプト社の特許技術であるシーケンシャル・アナリシスを用いて、消費電力向けに最適化されたメモリ実装を実現するために、低電力メモリ・モードを活用した新しいメモリ・ゲーティング・ロジックを生成し、消費電力最適化された RTL を出力します。PowerPro MG が出力するこの最適化された RTL は、追加されたメモリ・ゲーティング・ロジック以外は、元の RTL の書式を保っています。PowerPro MG は、メモリ・イネーブル信号を制御して、不要なメモリアクセスを排除するロジックを自動的に生成することによって、ダイナミック電力を削減します。また PowerPro MG は、個々の組み込みメモリのスリープ・モードを制御するロジックを自動的に生成することによって、リーク電力を削減します。

価格と発売時期

カリプト社のPowerPro MGは即日出荷可能で、リナックスのPC上で動作します。

ビラージロジック社について

ビラージロジック社は、複雑な集積回路設計に用いる機能性 IP および物理 IP の両方の半導体 IP（知的設計財産）を提供しています。ビラージロジック社の高度に差別化された製品ポートフォリオには、プロセッサセントリックソリューション、インターフェ

ース IP ソリューション、組み込み SRAM、組み込み NVM、組み込みテスト&リペア、ロジックライブラリ、メモリ開発ソフトウェアが含まれています。業界で信頼のおける半導体 IP パートナーとして、ビラージロジック社は、400 社以上のファンドリー、IDM、ファブレスの顧客に、高性能、低消費電力、高密度、最適な歩留まりだけでなく、製品化、および量産までの期間短縮を実現し、高い評価を得ています。詳しくは、www.viragelogic.com をご覧ください。

カリプト社について

2002年設立のカリプト・デザイン・システムズ社はその特許のシーケンシャル・アナリシス技術に基づいたクラス最良の消費電力最適化と機能検証ソフトウェアを提供することによって、設計者が高品質で、低消費電力の電子システムを作り出すことを可能にします。カリプト社はフォーチュン500社に入る顧客を全世界に持ち、また、ケイデンス社のコネクション・プログラム、IEEE-SA、シノプシス社のSystemVerilog Catalyst Program、メンター・グラフィックス社のOpenDoor Program、Si2 のメンバーで、Power Forward Initiativeの積極的に参加しています。カリプト社は現在、ヨーロッパ、インド、日本、それに北米の各地域に拠点を持ちます。米国本社の所在地は、2933 Bunker Hill Lane, Suite 202, Santa Clara, Calif. 95054. 電話: (408) 850-2300 です。

詳しくは、www.calypto.com をご覧ください。

本発表に関する詳細については、以下までお問い合わせください。

カリプト・デザイン・システムズ株式会社

マーケティング 山本修作

電話: 045-470-2070

Email: shusaku@calypto.com

住所: 〒222-0033 横浜市港北区新横浜 2-3-4 クレシェンドビル 9F

###

カリプト社、PowerPro、およびSLECはカリプト・デザイン・システムズ社の商標です。その他の製品名および社名はそれぞれの会社の商標または登録商標である場合があります。